Characterization of 2-bit Recessed Channel Memory with Lifted-Charge Trapping Node (L-CTN) Scheme

• Autores: J. G. Yun
• Localización: IEICE transactions on electronics, ISSN 0916-8524, Vol. 91, Nº 5, 2008, págs. 742-746
• Idioma: inglés
• Texto completo no disponible (Saber más ...)