A 1.25-Gb/s Digitally-Controlled Dual-Loop Clock and Data Recovery Circuit with Enhanced Phase Resolution

• Autores: C. Seong, S. Lee, W. Choi
• Localización: IEICE transactions on electronics, ISSN 0916-8524, Vol. 90, Nº 1, 2007, págs. 165-170
• Idioma: inglés
• Texto completo no disponible (Saber más ...)