Ayuda
¿En qué podemos ayudarle?
×
Buscar en la ayuda
Buscar
¿En qué podemos ayudarle?
×
Buscar en la ayuda
Buscar
Ir al conteni
d
o
B
uscar
R
evistas
T
esis
Co
n
gresos
m
étricas
Ayuda
Cambiar idioma
Idioma
català
Deutsch
English
español
euskara
français
galego
italiano
português
română
Cambiar
The Design of a 2.7 V, 200 MS/s, and 14-Bit CMOS D/A Converter with 63 dB of SFDR CHaracteristics for the 90 MHz Output Signal
Autores:
H. Sakurai
,
Y. Sugimoto
Localización:
IEICE transactions on electronics
,
ISSN
0916-8524,
Vol. 86, Nº 6, 2003
,
págs.
1077-1084
Idioma:
inglés
Texto completo no disponible
(Saber más ...)
Acceso de usuarios registrados
Identificarse
¿Olvidó su contraseña?
¿Es nuevo?
Regístrese
Ventajas de registrarse
Dialnet Plus
Opciones de compartir
Facebook
Twitter
Opciones de entorno
Sugerencia / Errata
©
2001-2024
Fundación Dialnet
· Todos los derechos reservados
Dialnet Plus
Accesibilidad
Aviso Legal
Coordinado por:
I
nicio
B
uscar
R
evistas
T
esis
Co
n
gresos
m
étricas
Ayuda
R
e
gistrarse