A Simulation Methodology for Single-Electron Multiple-Valued Logics and Its Application to a Latched Parallel Counter

• Autores: T. Aoki, H. Inokawa, Y. Takahashi, K. Degawa
• Localización: IEICE transactions on electronics, ISSN 0916-8524, Vol. 87, Nº 11, 2004, pág. 1818
• Idioma: inglés
• Texto completo no disponible (Saber más ...)