muI/O Architecture: A Power-Aware Interconnect Circuit Design for SoC and SiP

• Autores: Y. Yasu, K. Yanagisawa, Y. Kanno, H. Mizuno, N. Oodaira
• Localización: IEICE transactions on electronics, ISSN 0916-8524, Vol. 87, Nº 4, 2004, pág. 589
• Idioma: inglés
• Texto completo no disponible (Saber más ...)