The Phase Locked Loop for Clock Recovery Used in a Single-Chip 4-Channel 155 Mb/s CMOS ATM Physical Layer Controller LSI

• Autores: R. Ariyoshi, T. Kitazume, N. Sugawa, T. Ogawara, S. Oda, S. Nomura, Y. Miyazawa, T. Nakao, M. Kuwahara, Y. Ohara
• Localización: IEICE transactions on electronics, ISSN 0916-8524, Vol. 81, Nº 5, 1998, pág. 746
• Idioma: inglés
• Texto completo no disponible (Saber más ...)