Design of 1024-I/Os 3.84 GB/s High Bandwidth 600 mW Low Power 16 Mb DRAM Macros for Parallel Image Processing RAM

• Autores: H. Heiuchi, Y. Nakazawa, M. Motomura, T. Koga, Y. Fujita, M. Hamada, T. Tanigawa, Y. Aimoto, T. Kimura, Y. Yabe
• Localización: IEICE transactions on electronics, ISSN 0916-8524, Vol. 81, Nº 5, 1998, pág. 759
• Idioma: inglés
• Texto completo no disponible (Saber más ...)