EB Tester Line Delay Fault Localization Algorithm for Combinational Circuits Considering CAD Layout

• Autores: K. Nomura
• Localización: IEICE transactions on information and systems, ISSN 0916-8532, Vol. 85, Nº 10, 2002, págs. 1564-1570
• Idioma: inglés
• Texto completo no disponible (Saber más ...)