PARS arquitecture: a reconfigurable architecture with generalized execution model. Design and implementation of its prototype processor

• Autores: Kazuya Tanigawa
• Localización: IEICE transactions on information and systems, ISSN 0916-8532, Vol. 86, Nº 5, 2003, págs. 830-840
• Idioma: inglés
• Texto completo no disponible (Saber más ...)