Hierarchical-Analysis-Based Fast Chip-Scale Power Estimation Method for Large and Complex LSIs

• Autores: Yuichi Nakamura, Takeshi Yoshimura
• Localización: IEICE transactions on fundamentals of electronics, communications and computer, ISSN 0916-8508, Vol. 89, Nº 12, 2006, págs. 3458-3463
• Idioma: inglés
• Texto completo no disponible (Saber más ...)