Overview on ESD protection design for mixed-voltage I/O interfaces with high-voltage-tolerant power-rail ESD clamp circuits in low-voltage thin-oxide CMOS technology.

• Autores: M.-D. Ker, W.-J. Chang
• Localización: Microelectronics reliability, ISSN 0026-2714, Vol. 47, Nº. 1, 2007, págs. 27-35
• Idioma: inglés
• Texto completo no disponible (Saber más ...)