Design and Performance of 155 Mbps Clock/Data Recovery Circuits on Heavy Loaded PLDs

• Autores: R. L. Aguiar, M. Figueiredo
• Localización: Analog integrated circuits and signal processing: An international journal, ISSN 0925-1030, Vol. 43, Nº 2, 2005, págs. 159-170
• Idioma: inglés
• Texto completo no disponible (Saber más ...)