An in-depth-examination: comparative analysis of multiplication hardware accelerator algorithms in VHDL for 8-Bit Systems (WTM),(PBM) and (BWM) synthesized on an ALTERA-CYCLONE-II-DE1-Board

• Hernández Ortega, Andrés Gonzalo ^[2] ; Avella Rivera, Braian Stiven ^[2] ; Vera, Oscar Fernando ^[2] ; Bareño Quintero, Jorge Orlando ^[1]
  1. [1] Universidad Nacional Abierta y a Distancia

     Universidad Nacional Abierta y a Distancia

     Colombia

     
  2. [2] Universidad Pedagogica y Tecnologica de Colombia UPTC
• Localización: Ingeniería Solidaria, ISSN-e 2357-6014, Vol. 20, Nº. 2, 2024
• Idioma: inglés
• Títulos paralelos:
  • Examinación a profundidad: análisis comparativo de algoritmos aceleradores de hardware de multiplicación en VHDL para sistemas de 8 bits (WTM), (PBM) y (BWM) sintetizados en una placa ALTERA CYCLONE II DE1
• Enlaces
  • Texto completo
• Resumen
  • español

    Este artículo presenta una implementación y análisis comparativo de los algoritmos de multiplicación Wallace Tree Multiplier (WTM), Parallel Booth Multiplier (PBM) y Baugh-Wooley Multiplier (BWM) de 8 bits. Introducción: este artículo es el resultado de una investigación realizada para la Maestría en Ingeniería en la Universidad Pedagógica y Tecnológica de Colombia (UPTC) entre 2022 y 2024. Los resultados se enfocan en variables como el tiempo de operación y el número de elementos lógicos utilizados. Problema: la informática ha avanzado rápidamente, realizando múltiples operaciones en un solo chip. Esto ha incrementado la demanda de componentes que ejecuten tareas rápidamente y ocupen un espacio mínimo. Los multiplicadores son cruciales en aplicaciones como filtros, circuitos DSP y transformadas rápidas de Fourier. Objetivo: analizar y comparar el rendimiento de tres algoritmos de multiplicación—Wallace Tree, Booth Parallel y Baugh-Wooley—adaptados para sistemas de 8 bits. Metodología: la metodología comienza con la formulación de objetivos e identificación de variables clave como el tiempo de operación y el número de elementos lógicos. Se realizó una revisión bibliográfica exhaustiva y se seleccionaron artículos basados en su relevancia para el análisis del rendimiento de algoritmos de multiplicación y su aplicabilidad. Resultados: un análisis de los resultados identificó las variables que lograron mejoras significativas en el rendimiento de cada algoritmo. Conclusiones: el proyecto logra mejorar la eficiencia de los algoritmos utilizando varios desplazamientos de registros y multiplicadores basados en el caso operativo que más los beneficie. El proyecto logró mejorar la eficiencia y el tiempo de operación en cuanto al uso de elementos lógicos. Originalidad: esta investigación formula estrategias para aplicar y comparar algoritmos de multiplicación con diferenciación en el procesamiento de datos, basándose en características específicas de los datos analizados. Límites: • La falta de sistemas de prueba para las implementaciones. • El estudio se centró en la comparación de tres algoritmos de multiplicación en sistemas de 8 bits en VHDL, limitando su generalización. • Las métricas de rendimiento pueden no captar todas las dimensiones del rendimiento de los algoritmos y lenguajes de programación.

  • English

    This article presents an implementation and comparative analysis of 8-bit Wallace Tree Multiplier (WTM), Parallel Booth Multiplier (PBM), and Baugh-Wooley Multiplier (BWM) algorithms. Introduction: this article results from research conducted for a Master’s degree in Engineering at the Pedagogical and Technological University of Colombia (UPTC) between 2022 and 2024. It analyzes and compares the performance of three multiplication algorithms (WTM, PBM, and BWM), focusing on variables such as operation time and the number of logical elements used. Problem: computing has advanced rapidly, enabling multiple operations on a single chip. This has increased the demand for components that execute tasks quickly while occupying minimal space. Multipliers are crucial in applications such as filters, DSP circuits, and fast Fourier transforms. Objective: to analyze and compare the performance of three multiplication algorithms—WTM, PBM, and BWM—tailored for 8-bit systems. Methodology: the research methodology was designed to ensure robustness and reliability. It began with formulating objectives and identifying key variables. Articles were selected based on their contributions to understanding multiplication algorithms and programming languages. The research included designing and comparing 8-bit multiplier algorithms (WTM, PBM, and BWM). Results: an analysis of the results identified the variables that contributed to significant performance improvements for each algorithm. Conclusions: the project successfully improved the efficiency of the algorithms by utilizing various register shifts and multipliers based on the operational case that benefited them the most. It achieved improvements in both efficiency and operation time concerning the use of logical elements. Originality: this research formulates strategies for applying and comparing multiplication algorithms, differentiating data processing based on specific data characteristics. Limitations: • The lack of testing systems for the implementations. • The study focused on comparing three multiplication algorithms, limiting generalizability. • Performance metrics.