Resumen de Contribuciones a la planificación de tráfico con soporte de QoS y paquetes de longitud variable en conmutadores con colas reales de salida
Rubén Pascual Arteaga Mesa
La topología de la red de comunicaciones actual se caracteriza por la transmisión de la información en el dominio óptico y la conmutación de los paquetes en el dominio eléctrico. Este último punto se enfrenta a varios retos, entre los que destaca proporcionar diferentes calidades de servicio a los flujos de datos como consecuencia de la heterogeneidad del tráfico y la reducción de la eficiencia del conmutador causada por el uso de mecanismos de segmentación y reensamblado, requeridos por la transferencia de paquetes de longitud variable a partir de células de tamaño fijo. La primera contribución de la presente Tesis Doctoral gira entorno a la propuesta de una arquitectura de conmutación, cuyas ventajas más destacables incluyen la conmutación de paquetes de longitud variable sin mecanismos de segmentación y reensamblado, la transmisión de paquetes multicast de forma eficiente, y la ausencia de matriz de conmutación. Estas características se han logrado desarrollando una topología basada en técnicas de almacenamiento con colas reales de salida, la cual se compone de tarjetas de línea interconectadas mediante un backplane multidrop. Además, se acompaña de un demostrador basado en dispositivos programables y circuitos integrados discretos con el fin de validar el sistema. El soporte de calidad de servicio de esta arquitectura se ha llevado a cabo gracias a la aportación de un algoritmo de planificación basado en el modelo de Servicios Diferenciados, donde se han parametrizado el peso y la prioridad de los flujos de datos a fin de garantizar el ancho de banda y controlar el retardo. Asimismo, se ha tenido en cuenta la generación de ráfagas de tráfico por parte del planificador. Tanto la arquitectura como el algoritmo de planificación se han descrito y caracterizado a partir de un modelo de alto nivel en lenguaje C y un modelo de bajo nivel en lenguaje Verilog HDL a nivel RTL. Los resultados obtenidos muestran que las prestaciones del conmutador y del algoritmo de planificación propuesto con tráfico uniforme son ligeramente mejores a una arquitectura CICQ y muy cercanas a una arquitectura con colas de salida ideal. Además se ha realizado diversas simulaciones en diferentes escenarios de funcionamiento con tráfico uniforme y a ráfagas que han permitido validar el soporte de la calidad de servicio. Finalmente, el algoritmo se ha implementado en un dispositivo programable con el objetivo de evaluar su coste hardware.
