Síntesis de hardware mediante algoritmos evolutivos sobre plataformas paralelas basadas en FPGAS

• Autores: César Augusto Pedraza Bonilla
• Directores de la Tesis: José Ignacio Martínez Torre (dir. tes.), Javier Castillo Villar (codir. tes.)
• Lectura: En la Universidad Rey Juan Carlos ( España ) en 2010
• Idioma: español
• Tribunal Calificador de la Tesis: Luis Ignacio Pastor Pérez (presid.), Pablo Huerta Pellitero (secret.), Daniel Mozos Muñoz (voc.), Francisco Javier Gómez Arribas (voc.), Juan López Coronado (voc.)
• Materias:
  • Ciencias tecnológicas
    • Tecnología de los ordenadores
      • Unidades centrales de proceso
      • Arquitectura de ordenadores
      • Diseño lógico
      • Sistemas en tiempo real
• Texto completo no disponible (Saber más ...)
• Resumen

  • El uso de algoritmos evolutivos para realizar síntesis de circuitos combinacionales permite crear estructuras nuevas y añadir restricciones que no son posibles con otras técnicas. Actualmente los trabajos en este campo son realizados en plataformas paralelas con tiempos de evolución muy altos.

    El trabajo de esta tesis consiste en la especificación de un algoritmo evolutivo para la síntesis combinacional y el diseño de una plataforma paralela basada en FPGAS para disminuir los tiempos de respuesta y aumentar el rendimiento de este tipo de estrategia. Los resultados obtenidos fueron comparados con los que se obtuvieron al ejecutar el algoritmo en dos plataformas paralelas, una basada en un alto rendimiento y otra en hardware gramático de última generación .