Resumen de Generación y evaluación on-chip de señales analógicas para aplicaciones bist de circuitos analógicos de señal mixta.
En la actualidad, la rápida evolución de la capacidad de integración en tecnologías CMOS ha llevado a la industria de los circuitos integrados hacia sistemas complejos en los que coexisten bloques analógicos con componentes digitales [1]. Esto ha dado lugar a ... los, así llamados, SoCs (Sistemas on-chip, Systems on-Chip) en los que un sistema completo, compuesto de subsistemas analógicos, digitales y de señal mixta, es integrado sobre un mismo sustrato. Debido a este incremento en la complejidad, y a las restricciones de acceso a los nodos internos propias de los circuitos integrados, la labor de testar este tipo de sistemas se ha convertido en una componente importante en el coste de producción de un circuito integrado [2]-[5]. Coste que, además, no escala con el volumen de producción, como sería el caso, por ejemplo, de los equipos de test. Además, el problema del testado se complica a medida que crece la complejidad de la parte analógica del chip.Tanto es así que el test se está convirtiendo en un gran cuello de botella para la industria. De hecho, el SIA Roadmap for Semiconductors [2] identifica el test como uno de los problemas clave para la viabilidad económica de los futuros mercados de sistemas on-chip. Testar un circuito integrado puede definirse como el proceso de verificar si éste cumple con las especificaciones para las que fue diseñado. Desde el punto de vista comercial, el test garantiza al posible comprador de un circuito integrado que las prestaciones del sistema se corresponden con la hoja de especificaciones que publica el vendedor. La opción obvia consiste en medir directamente el conjunto de especificaciones y comparar. Esta familia de test se conoce en la industria como test funcional. Otra opción consiste en localizar la presencia de defectos en el circuito. Dado que un circuito libre de defectos debe cumplir sus especificaciones por diseño, siempre dentro de las posibles variaciones del proceso, la detección de defectos es también una manera válida de garantizar su funcionalidad. Esta aproximación al test recibe el nombre de test estructural. El test estructural está ampliamente aceptado en el test de circuitos digitales, en los que la comprobación directa de todas las posibles combinaciones de entrada y salida es prácticamente imposible dada la comlplejidad de los circuitos actuales. En esta línea, se han desarrollado modelos de fallos (como los modelos stuck-at) que permiten la identificación sencilla de defectos en el circuito, herramientas para la generación de patrones de test que maximizan la detección de estos fallos, e incluso existe un bus para test digital que se ha formalizado en los estándares IEEE 1149.1 e IEEE 1149.6 [14], [15]. La situación en el campo del test analógico y de señal mixta es completamente diferente. La industria suele preferir la medida directa de especificaciones sobre los modelos de fallo, y, además, estos modelos no están tan desarrollados en el plano analógico como en el caso digital. Tradicionalmente, el test de un sistema analógico se ha basado en test funcionales, en los que al circuito bajo test se le aplican ciertos estímulos y se analiza su respuesta para medir sus especificaciones. Sin embargo, los circuitos analógicos son muy sensibles a las condiciones de test como el ruido, los efectos de carga, variaciones de proceso, etc. lo que limita las posibilidades reales de monitorización y requiere en muchas ocasiones el empleo de costosos equipos de test (ATE, Automated Test Equipment) de alta precisión y velocidad.Los esquemas de test BIST (autotest interno, Built-In Self-Test) son una posible solución a los problemas anteriormente citados. Las aproximaciones BIST consisten en trasladar total o parcialmente la funcionalidad de los ATEs (generación de estímulos de test, evaluación de la respuesta, control del test, etc.) al propio sistema bajo test. Un sistema BIST eficiente debe comprender los siguientes atributos:a) Interfaz digital de baja velocidad con el equipamiento de test externo dedicado a tareas de control y sincronización, de forma que sea posible el uso de ATEs digitales de bajo coste.b) Capacidad de programación para acomodar los estímulos de test a la medida.c) Robustez frente a ruido y variaciones de proceso.d) Bajo esfuerzo de diseño y bajo impacto en el área total del sistema.Es claro que tal sistema representa una disminución importante del coste asociado al test respecto a estrategias de testado tradicionales. Esta tesis está centrada en el marco de las aplicaciones BIST para circuitos analógicos y de señal mixta. En particular, los trabajos realizados y que aquí se exponen se han dirigido a la obtención y desarrollo de nuevos métodos on-chip para la generación y caracterización de señales de test analógicas periódicas, que cumplan con los atributos anteriormente expuestos para sistemas BIST. Cada bloque por separado tiene un innegable potencial de aplicación en el campo del test analógico y de señal mixta, dado que la mayoría de estos sistemas pueden ser testados y/o caracterizados mediante la aplicación de un estímulo periódico, usualmente sinusoidal, y el análisis de la señal de respuesta a ese estímulo. Bloques básicos como filtros, acondicionadores de señal, convertidores analógico-digital y digital-analógico, etc. Además, la caracterización de señales periódicas es también un punto clave para ciertos esquemas de test estructural, como es el test basado en oscilación (OBT, Oscillation-Based Test) [71]-[75].Esta tesis está organizada en las siguientes secciones: En la sección 1 se propone un nuevo método de generación de señales analógicas periódicas que resulta muy adecuado para su inclusión en técnicas BIST dado su simplicidad y robustez, mientras que mantiene los atributos de control digital y programabilidad. La viabilidad del sistema propuesto se verifica mediante el desarrollo y validación experimental de dos prototipos integrados.En la sección 2 se presenta una metodología novedosa para la caracterización completa de una señal periódica analógica que es fácilmente implementable on-chip. La discusión se completa con el desarrollo de un prototipo integrado y su caracterización en el laboratorio.La sección 3 presenta una aplicación particular en la que se emplean ambos bloques de test para componer un analizador de redes/espectros. El sistema se ha construido sobre una placa de test y se ha empleado para la caracterización de un filtro analógico a modo de ejemplo de funcionamiento.Finalmente, la sección 4 resume las principales conclusiones que se derivan de los trabajos presentados. Ver más
