Aportaciones al diseño de primitivas de alta velocidad para atm en arseniuro de galio
- Autores: Roberto Esper-Chaín Falcón
- Directores de la Tesis: Roberto Sarmiento (dir. tes.)
- Lectura: En la Universidad de Las Palmas de Gran Canaria ( España ) en 2002
- Idioma: español
- Tribunal Calificador de la Tesis: Joan Figueras Pamies (presid.), Jose Francisco López Feliciano (secret.), Antonio Núñez Ordóñez (voc.), Eduardo Torre Arnanz (voc.), Antonio J. Torralba Silgado (voc.)
- Materias:
- Texto completo no disponible (Saber más ...)
- Resumen
El imparable avance de la sociedad de la información está sustentado en una base tecnológica que ha permitido satisfacer una demanda creciente en los últimos años. Sin embargo, las proyecciones que se hacen sobre la evolución futura de esta demanda muestran que crecerá por encima de lo que la evolución tecnológica será capaz de ofrecer. Por ello, todas las aportaciones en este campo tienen una resonancia especial, ya que van encaminadas a mantener ese pulso a la demanda.
En este marco, se desarrolla esta tesis, que aporta soluciones para diferentes componentes de la conmutación ATM. Para ello, se hace un estudio tecnológico donde se dan unas pautas para hacer una elección tecnológica en función de las características del sistema. A continuación se realiza un estudio de la arquitectura de un conmutador ATM, identificando las primitivas de alta velocidad que plantean dificultades de diseño. A partir de sus requerimientos y siguiendo las pautas dadas, se escoge la tecnología óptima para su desarrollo. A continuación se discute sobre la metodología adecuada para afrontar los requirimientos especiales demandados por estas primitivas.
Seguidamente, y como parte central de esta tesis, se presenta el resultado de los diseños realizados.
En el campo de los interfaces de alta velocidad entre circuitos integrados se presentan tres aportaciones, algunas de ellas para velocidades de 2.5Gbps.
Estas soluciones permiten simplificar el cableado y los encapsulados en los núcleos conmutadores. En el campo del nivel físico, se presentan diseños de serializadores/deserializadores, así como las unidades de convergencia de transmisión y recepción para el transceptor de 2.5Gbps. Finalmente, se presenta una matriz de conmutación 32x32 para 1.6Gbps., que permite construir redes de capacidad agregada de hasta 51.2Gbps con un único elemento.
También se presenta una aportación en el diseño de memorias RAM de doble puerto para conm
