Design of cmos voltage-to-frequency converters for low-power sensor interfacing
- Autores: Cristina Azcona Murillo
- Directores de la Tesis: Santiago Celma (dir. tes.), Belen Teresa Calvo López (dir. tes.)
- Lectura: En la Universidad de Zaragoza ( España ) en 2012
- Idioma: español
- Tribunal Calificador de la Tesis: Ramon Gonzalez Carvajal (presid.), Nicolás Medrano Marqués (secret.), Càndid Reig Escrivà (voc.), Antonio Jesus López Martin (voc.), M.C. Horrillo Guemes (voc.)
- Materias:
- Texto completo no disponible (Saber más ...)
- Resumen
Las redes inalámbricas de sensores (Wireless Sensor Networks, WSN), representan hoy en día una de las tecnologías más novedosas y constituyen un paradigma de la inteligencia ambiental destinado a la obtención de información del entorno de manera distribuida, permitiendo adquirir datos de múltiples parámetros con una resolución espacial y temporal imposible de conseguir con los sistemas tradicionales de sensado. El diseño, implementación y operación de una red de nodos sensoriales requiere la convergencia de muchas disciplinas, fundamentalmente sensórica, comunicaciones y gestión de la información. Los bloques básicos son nodos sensores de bajo coste y bajo consumo, denominados motes, que incluyen un microcontrolador con una unidad de memoria y registros, que coordina el resto de los componentes: un transceptor, una batería y un conjunto de sensores seguidos de un interfaz electrónico que acondiciona la señal y la convierte de analógica a digital (conversión A/D) para procesarla adecuadamente en el microcontrolador.
Este último bloque es una pieza clave en el sistema, ya que debe conjugar bajo consumo, elevada fiabilidad y alta reconfigurabilidad dinámica, para ampliar el rango de aplicaciones y facilitar la comercialización de este circuito como interfaz de sensores. Es aquí donde se encuadra esta tesis y, específicamente, se ha centrado en las etapas de conversión analógica-digital basadas en convertidores voltaje-frecuencia (VFC) como alternativa a la conversión analógico-digital estándar. La motivación radica en que, para sistemas de medida embebidos, los VFC ofrecen numerosas ventajas. En primer lugar, la señal que resulta de la conversión puede introducirse directamente en el microcontrolador mediante un puerto digital de entrada/salida donde se realiza la conversión A/D definitiva haciendo uso de los relojes internos. Además, entre otras cosas, esta solución simple y de bajo coste consigue alta inmunidad al ruido, fácil transmisión, amplio rango dinámico y alta precisión en la conversión frecuencia-código, existiendo un compromiso velocidad/precisión, que puede ser mitigado usando técnicas eficientes de conversión.
Así, el objetivo principal de esta tesis es el desarrollo de arquitecturas de convertidores tensión-frecuencia para ser implementados como parte de un convertidor analógico-digital de bajo coste, en un sistema de acondicionado multisensor, que sea apropiado para su uso en aplicaciones autónomas portátiles, como en WSN, con el fin de presentar novedades que impliquen una mejora sobre el estado del arte. Por tanto, el diseño de los convertidores tensión-propuestos ha de satisfacer los requisitos preliminares de baja tensión de alimentación, para ser compatible con la alimentación por baterías de los nodos sensores; bajo consumo en potencia, para extender la vida útil de las baterías; entrada rail-to-rail que aproveche todo el rango de alimentación (0-VDD) para optimizar la posterior resolución en la conversión frecuencia-código; y las frecuencias de salida deben ser compatibles con la frecuencia de operación del microcontrolador del nodo sensor, habitualmente de 4 MHz.
La elección de la tecnología CMOS para la implementación de las arquitecturas VCF no es arbitraria. Dicha tecnología está ampliamente extendida para la fabricación de circuitos digitales, lo que la hace imbatible en términos económicos. Por lo tanto, la investigación en microelectrónica en los últimos tiempos se ha centrado en el aprovechamiento de esta tecnología de bajo coste para el diseño de circuitos analógicos o mixtos analógico-digitales.
De este modo, en primer lugar, se ha llevado a cabo la revisión, estudio y comprensión de las características principales de los convertidores tensión-frecuencia como etapas de conversión, y un estudio de las principales arquitecturas propuestas en la literatura: multivibrador y de carga balanceada, tanto síncrono como asíncrono. Como topología más adecuada para la implementación CMOS se elige el VFC multivibrador. Su sencillez implica un menor consumo tanto en potencia como en área, obteniéndose linealidades apropiadas. Éste tiene como bloques principales un convertidor tensión-intensidad (V-I), un integrador bidireccional, un circuito de control y las correspondientes referencias de tensión y circuitos de polarización.
A continuación se han caracterizado, modelado e implementado estas celdas básicas que conforman un VFC. El convertidor V-I, básico en multitud de aplicaciones, es crítico ya que determina el rango de entrada del VFC. Por tanto, nuestra atención se centró principalmente en técnicas para obtener un rango de entrada rail-to-rail con bajo consumo sin comprometer la linealidad. El integrador bidireccional (o circuito de carga y descarga) está compuesto por un condensador y una serie de espejos de corriente high-swing cascode que controlan la dirección de la corriente a integrar. El circuito de control es un comparador de ventana (Voltage-window-comparator, VWC); es el bloque que implica mayor consumo, por lo que se ha prestado especial atención para minimizar este parámetro clave. Por último, se han implementado las referencias de tensión o voltage bandgap que proporcionan los límites de comparación en el VWC, así como los circuitos de polarización del sistema completo. Es de especial importancia el estudio de la dependencia con la temperatura, por lo que se han implementado técnicas de compensación que consiguen que la señal de salida no varíe al variar la temperatura en un rango (-40, 120 0C).
Finalmente se ha llevado a cabo la implementación y caracterización de VFCs completos. Se presentan cuatro propuestas, todas ellas diseñadas en tecnología CMOS de 0.18 µm y compensados en temperatura. El primero de ellos es un VFC alimentado a VDD = 1.8 V, basado en el convertidor V-I ampliado seguido del integrador convencional. Incluye rangos de salida programables digitalmente y la posibilidad de introducir al sistema en un modo dormido. El segundo de ellos está alimentado a VDD = 1.2 V y se basa en el convertidor V-I con atenuación y realimentación en voltaje y el integrador de bajo consumo. Incluye además un offset en la salida, y presenta inmunidad a la variación en el voltaje de alimentación. Por último se proponen dos convertidores diferenciales alimentados a VDD = 1.2 V, basados en el convertidor V-I con atenuación y realimentación en tensión. Uno de ellos trabaja únicamente en modo diferencial mientras que el otro puede procesar tanto señales únicas como diferenciales.
