Generación automática de sistemas bioinspirados de visión en hardware reconfigurable
- Autores: Antonio Martínez Álvarez
- Directores de la Tesis: Francisco José Pelayo Valle (dir. tes.), María Reyneri Leonardo (codir. tes.)
- Lectura: En la Universidad de Granada ( España ) en 2006
- Idioma: español
- Tribunal Calificador de la Tesis: Francisco Sandoval Hernández (presid.), María Begoña del Pino Prieto (secret.), Marie Cottrell (voc.), Eduardo Fernández Jover (voc.), Sergio Cuenca Asensi (voc.)
- Materias:
- Enlaces
- Tesis en acceso abierto en: DIGIBUG
- Resumen
La presente tesis doctoral aborda el diseño hardware/software de sistemas de procesamiento de la visión. El trabajo ha sido motivado por el Proyecto Europeo CORTIVIS (QLK6-CT-2001-00279), cuyo principal objeto es el diseño de una neuroprótesis cortical capaz de producir de forma automática, corrientes de neuroestimulación en la corteza visual de personas invidentes.
La solución que se aporta lleva a cabo un diseño descendente (top-down) de un modelo de retina, teniendo en cuenta distintos niveles de abstracción.
El resultado es un sistema diseñado para la especificación, simulación, comprobación y síntesis de modelos computacionales de visión que hace un énfasis especial en una particular estrategia de optimización. Las principales tareas llevadas a cabo en el trabajo doctoral se enmarcan en los siguientes items:
* Definición de un modelo de retina.
* Diseño de un simulador funcional de modelos de visión bioinspirados con la posibilidad de contrastar los resultados biológicos y los sintéticos.
Desarrollo de un sistema capaz de llevar a cabo la generación automática de sistemas bioinspirados de visión (como una retina) en hardware, a partir de especificaciones en alto nivel del sistema dadas por el anterior simulador. Esta especificación del modelo se transporta a hardware reconfigurable considerando ciertos procesos de optimización.
La plataforma de simulación y síntesis genera descripciones de circuito digital óptimas, usando el lenguaje estándar de IEEE VHDL, que han sido evaluadas de forma satisfactoria en varias tecnologías FPGA y probadas con diferentes herramientas de síntesis lógica.
