Estrategia de dimensionado para matrices de memorias ROM en Arseniuro de galio

• Autores: Jose Francisco López Feliciano, J. A. Montiel, Roberto Sarmiento, A. Núñez
• Localización: Actas del IX Congreso de Diseño de Circuitos Integrados, 9, 10 y 11 de noviembre de 1994, Maspalomas, Gran Canaria, 1994, págs. 505-510
• Idioma: español
• Texto completo no disponible (Saber más ...)
• Resumen

  • En este artículo se propone una técnica de dimensionado en la matriz de ROMs en Arseniuro de galio. Esta técnica consiste básicamente en modificar la relación de aspecto de forma que se reduzca el efecto de las elevadas corrientes de fuga generadas en puestas de alto fan-in. Este tipo de corrientes, en lógica GaAs, hace que en la realización de memorias ROM se encuentren problemas para mantener los márgenes de ruido conforme aumenta la capacidad de almacenamiento. Como circuito de validación se presenta el diseño de una ROM de 2K-bits para aplicación de un Sintetizador Digital Directo.