ATPG para circuitos secuenciales síncronos con scan parcial

• Autores: Miguel Ángel Allende Recio, M. Martínez, Salvador Bracho
• Localización: Actas del IX Congreso de Diseño de Circuitos Integrados, 9, 10 y 11 de noviembre de 1994, Maspalomas, Gran Canaria, 1994, págs. 177-182
• Idioma: español
• Texto completo no disponible (Saber más ...)
• Resumen

  • En esta comunicación se presenta la definición de una herramienta de generación automática de vectores de test (ATPG) para circuitos secuenciales con scan parcial. Se basa en la utilización del modelo iterativo del circuito con un procesado entre ventanas temporales hacia atrás (RTP), mientras que el procesado de cada ventana se realiza hacia adelante utilizando el algoritmo determinista de ATPG combinacional PLATON. De esta forma se evita la necesidad de escoger desde el principio un camino de propagación del fallo hasta una salida primaria, en cada ventana se escoge el camino menos complejo. Además este ATPG utiliza información de la estructura del circuito común con el programa de inserción de scan parcial. También se presentan algunas técnicas para acelerar este proceso con un paso previo de generación de vectores rápido aunque poco preciso. Finalmente, para reducir la longitud de secuencia de test final se aplica un procedimiento de reordenación de la cadena scan basada en la utilización de cada una de las celdas scan en los vectores generados.