Diseño de un banco de registros RISC CMOS y control de ventanas solapadas de tamaño fijo

• Autores: V. Gómez, R. Mozuelos, P. Tabuenca, F. Romero, A. Sánchez, J. J. Vallecillo, Miguel Ángel Allende Recio
• Localización: Diseño de circuitos integrados: actas del VI Congreso. Santander, 11/15 de noviembre de 1991, 1991, ISBN 84-87412-61-0, págs. 529-531
• Idioma: español
• Texto completo no disponible (Saber más ...)
• Resumen

  • El siguiente diseño implementa una memoria RAM compuesta por 69 registros de 16 bits y su decodificador de acceso, de un microprocesador RISCII. Cada celda de la memoria está basada en dos inversores cruzados cuyo acceso se realiza mediante transistores complementarios que se comunican con el mismo nudo interno de la celda. La memoria se completa con un registro cero, una batería de buffers y un control de lectura-escritura. El decodificador está distribuido en dos niveles: el primero decodifica las direcciones y la ventana de trabajo y el segundo realiza el solapamiento.