Nuevas técnicas de generación de secuencias de test para circuitos secuenciales

• Autores: Ana Isabel Fernández Fresnedo, Eugenio Villar Bonet, Miguel Ángel Allende Recio
• Localización: VII Congreso de Diseño de Circuitos Integrados: 3, 4 y 5 de noviembre de 1992, Toledo, España : actas, 1992, págs. 273-278
• Idioma: español
• Texto completo no disponible (Saber más ...)
• Resumen

  • El avance de los circuitos secuenciales hace necesario el desarrollo de nuevos métodos de test. En el presente trabajo describimos la estructura y los algoritmos utilizados en el programa STG (generador de test secuencial). STG incluye mejoras sobre las técnicas presentadas hasta la fecha. Este programa forma parte de PLATINO, la herramienta de verificación avanzada de PLDs, actualmente en desarrollo en el Grupo de Microelectrónica de la Universidad de Cantabria.