Efficient method to obtain the entire active area against circuit delay time trade-off curve in gate sizing

• Autores: Juan Antonio Montiel Nelson
• Localización: IEE Proceedings: Circuits, devices and systems, ISSN 1350-2409, Vol. 152, Nº 2, 2005, págs. 133-145
• Idioma: inglés
• Texto completo no disponible (Saber más ...)