Resumen de Aportaciones a la sintesis logica a nivel transistor de sistemas v.L.S.I
La síntesis lógica es el nombre que recibe el proceso a través del cual se diseña un circuito electrónico a partir de un conjunto de ecuaciones que describen su funcionamiento. Este proceso ha venido haciéndose históricamente utilizando como unidad mínima de diseño la puerta lógica. Estas puertas lógicas, por su parte, están construidas a partir de transistores. En este trabajo presento un nuevo método por el cual se puede realizar la síntesis lógica directamente a nivel transistor. Esto hace que la complejidad de la sintesis aumente notablemente, aunque se espera que haya alguna mejoria sobre el circuito sintetizado. La mejora sobre la que me he focalizado, ha sido la construccion de circuitos que minimizan el numero de transistores necesarios para su sintesis. El trabajo ha tenido que integrar tecnologias de tres areas diferentes: la sintesis logica (diseño microelectronico), tecnicas de inteligencia artificial y tecnicas de paralelismo. El nuevo proceso de sintesis trabaja de la forma siguiente. A partir de la funcion logica que se desee implementar, se construye una estructura de datos que la representa. La estructura escogida, que durante diversos años se ha utilizado ampliamente en trabajos de verificacion de circuitos, recibe el nombre de robdd (reduced ordered binary decision diagram). A partir del robdd construido, se establece un proceso de asociacion fisica que transforma esta estructura de datos en circuito electronico. Como que el objetivo deseado es la construccion de circuitos que sean optimos en cuanto al numero de transistores utilizados, ha sido preciso aplicar alguna tecnica que, asociada a los robdd intentase minimizar este factor. El problema que tratamos es modelable como el problema del viajante de comercio (tsp) y, por tanto, hemos podido aplicar algunas de las tecnicas que solucionan esta clase de problemas. Hemos estado aplicando redes neuronales, algoritmos geneticos y simulated annealing. Como la co
