Diseño analógico y digital de baja tensión y consumo con el transistor mos de puerta flotante
- Autores: Esther Oliva Rodríguez Villegas
- Directores de la Tesis: Adoración Rueda Rueda (dir. tes.), Alberto Yúfera García (codir. tes.)
- Lectura: En la Universidad de Sevilla ( España ) en 2002
- Idioma: español
- Tribunal Calificador de la Tesis: José Luis Huertas Díaz (presid.), Manuel Jesús Bellido Díaz (secret.), Tor Sverre Lande (voc.), Edgar Sánchez Sinencio (voc.), Christofer Toumazou (voc.)
- Materias:
- Texto completo no disponible (Saber más ...)
- Resumen
Esta Tesis representa una contribución al diseño de cukanitos de baja tensión y consumo, mostrando al transistor MOS de puerta flotante como un dispositivo muy -- tener en cuenta cuando estos parámetros están limitados a valores que harían no funcionales celdas convencionales.
El estudio aquí realizado comienza caracterizando al FGMOS y analizando los problemas tradicionales con los que el diseño del se encuentra al trabajar con el transistor. Se propone soluciones y dichos problemas validados con resultados experimentales. A continuación la tesis se centra en el diseño de arquitectores nóveles de filtros analógicos continuos que gracias al transistor consiguen trabajar con niveles de tensión alrededor de 1,5 v y potencia nW. Los compromisos de diseño y ventajas son analizados exhaustivamente y reformados con resultados obtenidos de prototipos fabricados. La última parte de la memoria está enfocado al estudio de una forma eficiente de implementación de circuitos digitales usando el concepto de puerta umbral, siendo estos lalizados con FGMOS. Todos los diseños tienen en común una fisura de mérito potencia x -- mejorada.
