Fundamentos de la optimización de circuitos digitales mediante adición y eliminación de redundancias

• Autores: L. Entrena, J. Uceda
• Localización: VIII Congreso Diseño de Circuitos Integrados: Málaga, 9 al 11 de noviembre de 1993, 1993, págs. 102-107
• Idioma: español
• Texto completo no disponible (Saber más ...)
• Resumen

  • En este trabajo se presentan los fundamentos de una nueva técnica de optimización booleana multinivel basada en la adición y eliminación de redundancias lógicas. Esta técnica es aplicable tanto a circuitos combinacionales como secuenciales, para optimización en área y en tiempo. La identificación de redundancias, para su posterior adición o eliminación, se lleva a cabo por medio de técnicas de ATPG basadas en el concepto de asignaciones necesarias. De entre todas las posibles redundacias que se pueden añadir, estas técnicas permiten identificar eficientemente aquellas que son capaces de generar nuevas redundancias en otros lugares del circuito, las cuales se pueden eliminar para obtener un circuito más pequeño y/o más rápido. Los resultados obtenidos demuestran la eficiencia de esta nueva técnica.