

# Diseño del módulo de generación y el filtro adaptado para radar de compresión de pulso

Eciel Acuña Tamayo, Addiel Peña Sierra, Ricardo J. Castillo Blanco, Ernesto Fagundo Sierra, Juan Carlos Lazo Lezcano.

#### **RESUMEN/ABSTRACT**

El presente artículo aborda el empleo de código bifásico para su aplicación como señal excitadora en radares de compresión de pulso. Se exponen sus características principales y se describe el diseño digital de secciones para la modulación, recepción y compresión. Fue empleado el lenguaje de descripción de hardware de circuitos integrados de muy alta velocidad (VHDL) para su implementación y MATLAB<sup>®</sup> para la simulación, modelación y síntesis en VHDL de bloques funcionales. Se emplea un código de 32 bits con el que se garantiza 20.56 dB de relación PSR (Peak to Sidelobe Level Ratio, por sus siglas en inglés). El aporte de la propuesta radica en la demostración de dos métodos de síntesis de la convolución para una señal BPSK. Los cuales son descritos, en conjunto con las ecuaciones de diferencias finitas que los definen y se presentan los principales recursos empleados para su síntesis en el kit de desarrollo DE10-Standard.

Palabras claves: BPSK (Binary Phase Shift Key, por sus siglas en inglés), lenguaje de descripción de hardware de circuitos integrados de muy alta velocidad (VHDL), PSR (Peak to Sidelobe Level Ratio, por sus siglas en inglés), Nyquist, FPGA (Field Programable Gate Array, por sus siglas en inglés).

The present work deals with the use of biphasic codes for their application as an exciting signal in pulse compression radars. Its main characteristics are exposed and the digital design of sections for modulation, reception and compression is described. Very High-Speed Integrated Circuit Hardware Description Language (VHDL) was used for its implementation and MATLAB<sup>®</sup> for simulation, modelling and synthesis in VHDL of functional blocks. A 32-bits code is used with witch a 20.56 dB Peak to Sidelobe Level Ratio (PSR) is guaranteed. The contribution of the proposal lies in the demonstration of two convolution synthesis methods for the BPSK signal. Is presented and described its finite difference equation that define both of the convolution methods and also presented main resources used for their synthesis on DE10-Standard Development Kit.

Keywords: BPSK (Binary Phase Shift Key), VHDL (Very High-Speed Integrated Circuit Hardware Description Language), PSR (Peak to Sidelobe Level Ratio), Nyquist, FPGA (Field Programable Gate Array).

Design of the generation module and matched filter for pulsed compression radar.

## 1.- INTRODUCCIÓN

La actualización de los sistemas de radares trae consigo la necesidad de equipos más compactos, escalables y que cuenten con tecnologías modernas. Esto implica el reajuste de dispositivos muy voluminosos, así como la modificación de sus parámetros principales y modos de trabajo [1]. Por otra parte, requieren de fuentes de señal altamente estables, amplio rango dinámico de salida, funciones de modulación y alta pureza espectral; además, del control sobre todos los parámetros [2]. Esto es posible a través de la síntesis digital directa [2], método propuesto en 1970 y optimizado posteriormente, que basa su funcionamiento en un acumulador de fase y puede ser implementado digitalmente [2].

Las publicaciones en literaturas especializadas sobre sistemas de generación de forma de onda refieren el empleo de sintetizadores digitales directos (DDS, por sus siglas en inglés) [2-6] en ASICs (del inglés Circuito Integrado de Aplicación

Recibido: 15/1/2022

Aceptado: 26/4/2022

Específica). Las especificaciones de estos dispositivos plantean que la mejor calidad en la síntesis de frecuencia se logra hasta el 40% de la frecuencia del oscilador de referencia y también debido a que emplean filtros pasa bajos a su salida. A medida que las aplicaciones requieren de frecuencias más altas, el costo de los DDS se encarece o bien requiere la implementación de etapas analógicas adicionales para la conversión a frecuencias más elevadas. Otra posible limitante radica en establecer la coherencia completa con los DDS, ya que el control para lograr esta finalidad puede verse comprometido.

Desde finales del siglo XX se estudian las posibilidades de la modulación BPSK para su aplicación en radares [7] y su introducción en el ámbito civil y militar se ha visto en aumento por los avances de las tecnologías digitales [8]. El uso de esta forma de onda permite el manejo de baja potencia pico, al mismo tiempo que se obtienen buenas cualidades en la resolución por distancia [2, 9]. Estos radares logran un mejoramiento de la resolución a través de la compresión de la señal recibida cuya función de autocorrelación posee un máximo definido [9]. Se puede afirmar que idealmente incrementan la relación señal ruido (por sus siglas en inglés SNR) un número de veces igual a  $Rc = B * \tau_p$ , siendo B el ancho de banda de la señal y  $\tau_p$  la duración del pulso. A este incremento ideal se le denomina ganancia de procesamiento [10] y se debe a la compresión de la señal en recepción. Algunos estudios [7, 9] disponen de algoritmos computacionales para encontrar secuencias que puedan ser útiles para esta finalidad.

Con el diseño de dispositivos digitales basados en FPGA, conversores digital analógico (CDA) y analógico digital (CAD) de alta velocidad y un filtro pasa banda, es posible encaminarse en la implementación de transceptores que puedan emplear frecuencias superiores a la máxima frecuencia de muestreo del conversor [2]. Un diseño de este tipo permite la reducción del equipamiento, así como garantizar la coherencia completa, además de posibilitar la integración del resto de los sub sistemas de procesamiento coherente y no coherente. En [11], Galileo aborda el análisis de las frecuencias imágenes producto de la aliasing en los DDS para su uso en radares de penetración de suelo (GPR, por sus siglas en inglés). Este estudio aborda sobre el aprovechamiento de las bandas de Nyquist y se centra solamente en su uso para DDS. Rathore presenta un trabajo [12] que emplea varias técnicas digitales para garantizar la recepción y compresión de señales con modulación lineal en frecuencias. Un aspecto a destacar es el uso de generación IQ directa en el proceso de recepción para reducir la cantidad de lógica y recursos empleados del FPGA. El uso de esta técnica impone la necesidad del uso de frecuencia intermedia fija, pues como condición se establece que la frecuencia de la portadora coincida con la cuarta parte de la frecuencia de muestreo del conversor ADC. Por tanto, la resintonización del sistema está impuesta por los osciladores locales.

Metwally [13] aborda detalladamente el empleo de un esquema para la compresión y reducción de lóbulos laterales de un código Barker de 13 bits y formas de onda P4, procesamiento que realiza en el dominio de la frecuencia. La implementación de la compresión con el método mencionado suele ser una técnica compleja y que incide en la latencia de los datos debido al empleo de los algoritmos FFT (del inglés Fast Fourier Transform) y FFT Inversa. Otra dificultad lo constituye el consumo de elementos lógicos debido a los algoritmos mencionados, las operaciones con números complejos y el uso de aritméticas de punto flotante. Guillen [14] presenta un esquema de filtrado pasa bajos con un filtro de media móvil que permite reemplazar los filtros digitales pasa bajos tradicionales por una variante más económica. Sin embargo, no se aborda el efecto de estos filtros y las garantías que ofrece en la supresión de interferencias fuera de la banda de interés. En este trabajo la correlación se resuelve en frecuencia intermedia con una taza de muestreo de 125 MHz y no se ofrecen detalles sobre el hardware implementado para lograr la compresión del pulso.

En este trabajo se persigue como objetivo el diseño e implementación de una arquitectura digital que permita la generación y compresión de señales para radar de compresión de pulso. Para ello dispone de una señal con modulación BPSK de 32 bits que garantiza 20.56 dB de relación PSR. Se emplea esta señal debido a la simplicidad en su implementación ya que solo es necesario almacenar en memoria el código transmitido en un registro de 32 bits y además de la facilidad que brinda en cuanto a la compresión. Un aspecto clave por el cual se escoge esta modulación lo constituye la función de ambigüedad, la cual en el caso de la modulación BPSK manifiesta buenas características cuando se observa en los correspondientes cortes por retardo y por Doppler de su función de ambigüedad. Para la generación y compresión de las señales se emplea el FPGA DE10-Standard, en la banda de trabajo de 260 – 270 MHz y 150 m de resolución por distancia. El proceso de conversión entre el dominio analógico y digital se realiza con los conversores disponibles en la tarjeta de desarrollo DCC (del inglés Data Conversion Card) de Altera. El uso de esta técnica permite el aumento de la frecuencia portadora generada, la posibilidad de integrar múltiples canales sincronizados coherentemente, así como la integración del generador y los sistemas de procesamiento de señales en un mismo dispositivo [2].

La contribución de este trabajo radica en la demostración de dos métodos de síntesis de la convolución para una señal BPSK.

# **2.- DESARROLLO DEL BLOQUE DE TRANSMISIÓN Y RECEPCIÓN DE SEÑAL BPSK**

El desarrollo tecnológico actual permite la implementación de equipos de alto nivel de integración y complejidad, con cada vez menos pasos tecnológicos. Con la introducción de los procesadores embebidos, soft-cores y la descripción de hardware mediante HLS (del inglés High Level Synthesis), los dispositivos FPGA han ganado popularidad en la obtención de aplicaciones y la introducción de mejoras en otras ya propuestas. En este trabajo se propone el diseño de un módulo para la generación y compresión de señales BPSK basado en el kit de desarrollo DE10-Standard y un conversor de alta velocidad DCC. El DE10-Standard cuenta con el FPGA 5CSXF6DF31C6N y la conexión con el DCC se realiza mediante el conector HSMC (del inglés High Speed Mezzanine Card) disponible en la tarjeta de desarrollo.

## **2.1.- MODULADOR BPSK**

El empleo de señales de radar con modulación interior del pulso es necesario para estaciones con baja potencia pico y mejor resolución en distancia [9] respecto a señales con modulación simple. Esta disminución en potencia pico corresponde al incremento de la duración del pulso. Como se observa en la ecuación (1), es posible mantener la energía de la señal con el aumento de la duración del pulso  $\tau_p$ , si se disminuye proporcionalmente la potencia pico (P<sub>p</sub>) transmitida [15].

$$\mathbf{E}_{0} = \mathbf{\tau}_{\mathbf{p}} * \mathbf{P}_{\mathbf{p}} \tag{1}$$

Una de las variantes de señal con modulación interior del pulso que más se ha empleado e investigado es la modulación BPSK, en la cual el pulso queda dividido en subpulsos de duración  $\delta = T/Nb$ , donde T representa la duración del pulso y Nb el número de símbolos del código bifásico. La ecuación (2) corresponde al cálculo de la capacidad resolutiva  $\Delta R$ , donde B es el ancho de banda y c la velocidad de la luz.

$$\Delta R = \frac{c}{2*B} \tag{2}$$

Se propone realizar la modulación del código BPSK a partir del esquema funcional mostrado en la Fig. 1, la modulación parte de la conmutación de la fase instantánea del Oscilador Controlado Numéricamente (NCO, por sus siglas en inglés) entre 90° y 270°. Esta diferencia de fase permite cumplir con el principio de que la codificación de los bits se encuentre en contrafase [8, 9, 16, 17]. El modulador almacena en un registro de 32 bits el código a transmitir y habilitar el contador interno de los bits con la llegada del sincronismo para actualizar el valor de Incremento de Fase. Este contador de bits recorre cada una de las posiciones en el registro del código y ejecuta el cambio del Offset de Fase en función del valor lógico de cada bit.



Figura 1 Etapas digitales del módulo transmisor.

Los cálculos de los parámetros del NCO se realizaron a partir de la resolución en frecuencia ( $\Delta f$ ) deseada y el período de muestreo (Ts), con los cuales se calcula *N* (número de bits del acumulador de fase).

$$N = \left[ \log 2 \left( \frac{1}{Ts \cdot \Delta f} \right) \right] \tag{3}$$

Con el valor de N se calcula el incremento de fase (IF) para cada frecuencia a partir de la ecuación (4) [18, 19], donde  $f_0$  es la frecuencia de la señal de salida del oscilador.

$$IF = [f_0 \cdot 2^N \cdot Ts] \tag{4}$$

Para 120 MHz de frecuencia de muestreo se calcularon los valores de IF necesarios en la síntesis digital, con lo cual se garantiza una resolución en frecuencia de 0.89 Hz con 27 bits en el acumulador de fase. La fase inicial de las oscilaciones se calcula por la ecuación (5), a partir de la fase inicial expresada en grados ( $\varphi$ ).

$$OF = \left[\frac{\varphi \cdot 2^{N}}{2\pi}\right] \tag{5}$$

El Rango Dinámico Libre de Espurios (SFDR, por sus siglas en inglés) evalúa la relación de potencia entre el armónico fundamental y el espurio de mayor potencia a la salida del NCO. El establecimiento de este parámetro se realiza a partir de la selección del número de bits de Dither, el cual constituye un ruido pseudoaleatorio añadido y que permite optimizar el valor de SFDR [2]. El valor de SFDR se puede calcular por la ecuación (6) sin adición de Dither y en la (7) para los casos en que sí se añade, donde el término P corresponde al número de bits cuantificador del acumulador de fase. El NCO se diseñó para añadir Dither a la señal generada y se obtuvo para 13 bits en el cuantificador de fase para 90 dBc de SFDR.

$$SFDR_sd(dBc) = 6 \cdot P \tag{6}$$

$$SFDR_cd(dBc) = 6 \cdot P + 12 \tag{7}$$

## 2.2.- ETAPAS DE CONVERSIÓN

Las etapas de conversión están compuestas por el CAD AD9254 y el CDA DAC5672, ambas etapas de conversión emplean 120 MHz de frecuencia de muestreo (fs). EL CDA permite reconstruir señales hasta la mitad de fs, sin embargo, a la salida se obtienen réplicas espectrales de la señal generada con esta misma periodicidad [20]. El resultado es un espectro de potencia que idealmente se encuentra modulado por una envolvente  $\sin(x)/x$  [2, 21]. La Fig. 2 muestra el efecto descrito, donde se observa la modulación que tiene lugar a la salida del CDA hasta la sexta banda de Nyquist y las frecuencias de sintonización en la primera banda. Se obtiene como requisito la generación entre 20 y 30 MHz para obtener los armónicos correspondientes en la banda sexta banda de Nyquist de 260 a 270 MHz.



Figura 2

Espectro de potencia ideal a la salida del CDA para múltiples bandas de Nyquist.

Así mismo, al muestrear la señal con 120 MHz tiene lugar un efecto descrito en [20] como fan-folder, donde Hosking plantea que el submuestreo permite emplear dicho efecto y sacarle provecho si se es estricto en la aplicación del teorema de Nyquist. Adicionalmente, plantea que este proceso establece exigencias en el filtrado de la señal de entrada para evitar la aliasing de señales no deseadas que puedan constituir señales interferentes en el procesamiento. El teorema de Nyquist plantea que la señal debe ser muestreada con una frecuencia de al menos dos veces su ancho de banda. Aunque esta frecuencia de muestreo es muy elevada comparada con el ancho de banda de la señal se usa con el objetivo de mantener la coherencia completa.

En la Fig. 3 se muestra la respuesta de frecuencias de un filtro pasa bandas diseñado para esta aplicación específica, con el que es posible garantizar más de 50 dB de supresión a 20 MHz fuera de la banda de trabajo y variaciones en las pérdidas por inserción en la banda de trabajo por debajo de 1 dB.



Figura 3

Respuesta de frecuencia del filtro anti aliasing.

### **2.3.- DISEÑO DEL MÓDULO RECEPTOR Y COMPRESIÓN DEL PULSO**

La Fig. 4 muestra un esquema típico de receptor para aplicación de radar concebido con el empleo de submuestreo y que incluye la compresión del pulso. La señal a la entrada del CAD se encuentra en la misma ventana de Nyquist y es sub muestreada con el objetivo de sacar provecho al efecto de aliasing que tiene lugar con el empleo de un reloj de 120 MHz [20]. Esta arquitectura está basada en los receptores con conversión digital directa, los cuales emplean una etapa de traslación del espectro de frecuencias a banda base, etapas de filtrado, diezmado de muestras y como etapa final la correlación con el código transmitido.





#### Esquema del receptor digital.

La frecuencia en que se encuentra sintonizado el oscilador local es la misma a la empleada en el transmisor ya que la frecuencia de muestreo y la banda de Nyquist para la banda de trabajo son las mismas. En el diseño de las etapas de los filtros digitales la frecuencia de corte de las dos primeras etapas de filtrado corresponden a la mitad de la frecuencia de muestreo de la siguiente etapa de filtrado en el DDC (del inglés Digital Down Converter) [19] con el objetivo de evitar el fenómeno de aliasing de señales no deseadas [20]. La cascada que conforma el DDC está construida por tres etapas de filtrado entre las que se intercalan dos etapas de diezmado para reducir el número de muestras primero seis veces y después 4, hasta obtener como factor de diezmado de la cascada 26 veces. La última etapa corresponde al filtro adaptado al ancho de banda del subpulso. Liu propone en [21] otras arquitecturas en la construcción de bloques DDC para aplicaciones de banda ancha que permiten la reconfiguración de los parámetros del receptor.

Se entiende por filtro adaptado aquel que permite obtener la máxima Relación Señal - Ruido (SNR) a su salida [10] cuando a la entrada se encuentran presentes señal útil y ruido. La operación que realiza un filtro puede ser interpretada como la multiplicación de los espectros entre la señal y el espectro correspondiente a los coeficientes y una segunda interpretación como la convolución entre la señal y los coeficientes, esta implementación es comúnmente empleada para la síntesis de filtros digitales y consta de simplicidad. La compresión del pulso se realiza a través de la convolución entre el código BPSK transmitido y las señales recibidas de los canales en fase y cuadratura en banda base. Un aspecto relevante en la compresión del pulso está en considerar el número de muestras discretas del subpulso recibido. Para la frecuencia de muestreo de 5 MHz se obtienen 5 muestras por símbolo de 1 microsegundo. La ecuación (8) representa la convolución entre dos secuencias discretas donde x representa los valores de la secuencia de entrada, b es el código transmitido y M el número de bits de la secuencia.

$$y(i) = b(i) * x(i) = \sum_{j=0}^{M-1} b(j) \cdot x(i-j)$$
(8)

En este trabajo se proponen dos métodos para sintetizar la convolución de las señales BPSK, donde se tiene en cuenta el número de muestras por la duración del subpulso. Para la implementación de estos dos métodos simplificados se partió de modificar la ecuación de la convolución (ecuación 8). Para ello se determinó los coeficientes del filtro adaptado según el número de muestras por símbolo y el código transmitido y se implementó mediante el fragmento de código en Matlab para darle solución es el que se muestra en la Fig. 5.

#### CodigoExtendido = kron(Codigo, ones(1, nTp)); salida = conv(sxEnt, flip(CodigoExtendido));

#### Figura 5

#### Fragmento de código de la convolución mediante el método ideal.

En el fragmento de código mostrado en la Fig. 5, Codigo es la secuencia BPSK transmitida que ha sido transformada de una secuencia de valores únicos de 0 y 1 en una secuencia de 1's y -1's, nTp es el número de muestras por símbolo, CidigoExtendido es el resultado de aplicar el producto del tensor de Kronecker, mientras la variable salida es la convolución entre el código transmitido y la señal recibida. Esta implementación se puede interpretar como un filtro con un número de coeficientes definido por el número de elementos de Codigo. Sin embargo, este tipo de implementación requiere ser costosa en cuanto al número de multiplicadores necesarios, ya que por cada bit de la secuencia transmitida existen nTp muestras del código transmitido, para esta aplicación resultaría en un filtro con 160 coeficientes. Para esta implementación sería necesario el uso de 160 multiplicadores de dos entradas y un sumador de 160 entradas. Esto implica la necesidad de emplear un gran número de recursos ya que la síntesis de estos componentes con ese gran número de entradas no es posible, por lo que sería necesario descomponer cada componente en dependencia del máximo número de entradas que permita la herramienta de diseño y otro elemento a tener en cuenta está asociado a los retardos de cálculo por el empleo de los componentes ya mencionados.

El primer método propuesto para realizar la compresión del pulso está basado en la ecuación (9), donde m representa el número de muestras por símbolo.

$$\mathbf{y}(\mathbf{i}) = \sum_{\mathbf{j}=0}^{M-1} \mathbf{b}(\mathbf{j}) \cdot \mathbf{x}(\mathbf{i} - \mathbf{m} \cdot \mathbf{j}) \tag{9}$$

La implementación de la ecuación 9 puede interpretarse como un registro de desplazamiento con una profundidad equivalente al producto entre el número de muestras por símbolo y el número de bits de la secuencia BPSK, para este caso es igual a 160 registros. La interpretación de esta ecuación está en tomar uno de cada m registros y se multiplica por el valor almacenado de la secuencia de bits, ya sean 1's o -1's y posteriormente se suma el resultado de las 32 multiplicaciones. En la Fig. 6 se muestra la implementación en código Matlab de este método, en el cual rDesp, representa el registro de desplazamiento donde se almacena la señal de entrada (uEnt), Muestra representa un valor dentro de rDesp, nTp es el número de muestras por símbolo y x conv es el resultado de la convolución.

%% Registro de desplazamiento.
<pre>   for i=1:length(rDesp)-1 </pre>
<pre>rDesp(i) = rDesp(i+1);</pre>
- end
<pre>rDesp(length(rDesp)) = uEnt;</pre>
$x\_conv = 0;$
%% Calcular el producto de los elementos.
for i=1:length(rCode)
<pre>Muestra = rDesp(i*nTp);</pre>
<pre>x_conv = x_conv + Muestra*rCode(i);</pre>
- end
%% Salida de la convolución.
uSal = x_conv;
%%EOF

Figura 6

Fragmento de código de la convolución mediante el primer método propuesto.

Como resultado de esta implementación sería necesario el uso de 32 sumadores de m entradas, 32 multiplicadores de dos entradas que corresponde a cada uno de los bits del código y un sumador de 32 entradas.

El segundo método propuesto para realizar la compresión del pulso está basado en la ecuación (10), donde m representa el número de muestras por símbolo.

$$\mathbf{y}(\mathbf{i}) = \sum_{\mathbf{i}=0}^{M-1} \mathbf{b}(\mathbf{j}) \cdot \mathbf{X}(\mathbf{j}) \tag{10}$$

En la ecuación 10 se introduce el término X(j), el cual corresponde a la suma de las m muestras almacenadas por cada símbolo, por este motivo la ecuación 10 puede escribirse como se plantea en la ecuación (11).

$$y(i) = \sum_{i=0}^{M-1} b(j) \cdot \sum_{k=0}^{m-1} x(i)$$
(11)

La interpretación de esta ecuación está en realizar 32 sumas de m muestras cada una y multiplicar cada suma por el valor almacenado de la secuencia de bits y posteriormente realizar la suma de cada una de las 32 multiplicaciones para obtener la convolución.

En la Fig. 7 se muestra la implementación en código Matlab de este método, en el cual las variables se mantienen como fuera descrito en el método anteriormente propuesto.



Figura 7

Fragmento de código de la convolución mediante el segundo método propuesto.

La comprobación de estos métodos se realizó en Matlab y los resultados de la convolución para los dos métodos propuestos se compara con el resultado de la implementación ideal, calculada de acuerdo al código mostrado en la Fig. 5.



Figura 8 Resultados de la convolución.

La Fig. 8 muestra los resultados de la convolución para los diferentes métodos implementados, en la primera gráfica se muestra la respuesta ideal, mientras que en la segunda y tercera se muestran respectivamente los dos métodos aproximados propuestos. En la segunda gráfica se evidencia como el resultado conserva la forma de la función de autocorrelación, sin embargo, se deteriora la exactitud en la medición de la amplitud de salida. Mientras que en la tercera gráfica se conserva tanto la forma de la función de autocorrelación como la exactitud en la medición de la amplitud de salida. Seta comparación puede verse en la Fig. 9, donde se expone el error entre ambas implementaciones aproximadas. Un aspecto que se conserva en ambas implementaciones es que se mantiene la relación PSR.



Figura 9

Errores de los métodos propuestos y la implementación ideal.

En la Fig. 9 se muestran los errores entre los dos métodos propuestos con respecto a la implementación ideal, donde se puede apreciar en la gráfica 1 las distorsiones que ocasiona la aproximación cuando se toma una muestra de las m muestras por símbolo, aunque se conserva la relación PSR. Mientras en la gráfica 2 de la Fig. 9 se observa la coincidencia entre la implementación del segundo método y el método ideal. Un aspecto relevante de ambas implementaciones radica en el uso de lógica digital; en tal sentido el uso del primer método es aconsejable cuando no se requiera la medición con exactitud de la amplitud a la salida de la convolución, mientras que la segunda implementación suple tal necesidad condicionado al uso de más sumadores digitales. En la Tabla 1 se muestra el resumen de las principales métricas para el diseño de los dos métodos implementados para el dispositivo DE10-Standard.

Comparación entre la utilización de logica.				
Recurso del FPGA	Método 2	Método 1	Total	
LAB's	258	282	4191	
ALM's	1334	948	41910	
Bloques DSP	0	32	112	
Bloques DPS 18-Bits	0	32	112	
Multiplicador con Signo	0	13	112	

Tabla 1 Comparación entre la utilización de lógica.

En la tabla se observa que como opción el primer método emplea bloques DSP con el objetivo de reducir el empleo de Módulos de Lógica Adaptiva (por sus siglas en inglés ALM) y Bloques de Matriz Lógica (por sus siglas en inglés LAB). Aunque se proponen dos métodos de síntesis se emplea para la presente aplicación el primero ya que no es necesario una medición precisa de la amplitud de salida y se busca un diseño con lógica reducida.

El resultado de la compresión de las componentes ortogonales es transformado en una señal unipolar a partir de la representación matemática de la señal de video por medio de la ecuación (12). Donde I y Q corresponden a las componentes en fase (I) y en cuadratura (Q) de la señal recibida después de haber sido calculada la convolución.

Salida = 
$$|I + jQ| = \sqrt{I^2 + Q^2}$$
 (12)

El diseño final que se obtiene se muestra en la Fig. 10, donde se agrupan los subsistemas que intervienen en la generación de la señal BPSK, su recepción y compresión, hasta obtener el módulo de las componentes ortogonales. Como señales de entrada independientes se tienen: pulso de sincronismo (TriggerTx), reset del receptor (reset\_ddc\_p), reset del transmisor (reset tx p) y frecuencia de trabajo (F0SYS).



Figura 10

Captura esquemática en Quartus Prime del diseño obtenido.

## **3.- DISCUSIÓN DE LOS RESULTADOS**

Este diseño se completó en un prototipo que contempla la construcción de las etapas analógicas de acondicionamiento, el cual fue montado como se muestra en la Fig. 11.



Figura 11 Montaje del prototipo.

La Fig. 12 muestra los datos adquiridos con la herramienta SignalTapII Logic Analyzer perteneciente al software Quartus Prime v17.0.0. En esta figura están señalados los cambios de fase en el puerto del NCO, los cuales están identificados por los números enteros 100663296 y 33554432 correspondientes a las fases de 90° y 270° respectivamente. Como resultado de la modulación digital se observan los cambios de fase en la señal en las oscilaciones a la salida del NCO.



Figura 12 Proceso de modulación BPSK.

La Fig. 13 muestra el espectro que resulta de la modulación BPSK en 265 MHz, visto con un ancho de banda instrumental de 10 MHz y un tiempo de integración de 1.2 s.



Figura 13

Espectro de la señal BPSK a la salida del CDA.

Hay que tener en cuenta que en la misma medida que se incrementa el orden de la ventana de Nyquist se deteriora el parámetro SFDR. Por lo tanto, para aquellas aplicaciones en frecuencia por encima de la sexta o séptima ventana este método puede no suplir las necesidades del sistema.

La adquisición de muestras de la señal de RF en el FPGA se muestra en la Fig. 14, donde se aprecia la existencia de ruido, con un círculo rojo se ha señalado la presencia de señal útil.



Señal recibida muestreada a 120 MHz con ruido.

El resultado de procesar la señal mostrada en la Fig. 14 se muestra en la Fig. 15. Esta señal de salida es observada al realizar la compresión del pulso, donde se puede discernir entre ruido y señal útil.



Resultado de la compresión.

## **4.-** CONCLUSIONES

Los sistemas de radares modernos requieren de módulos flexibles, fuentes de señal altamente estables, amplio rango dinámico de salida, funciones de modulación y alta pureza espectral. Las características de los FPGA y sus posibilidades tecnológicas crecientes la convierten en una plataforma de desarrollo que sirve de soporte para la generación y compresión de señales con modulación interior del pulso. Realizar este diseño en FPGA hace posible la integración con otros dispositivos de procesamiento como CFAR (del inglés Constant False Alarm Rate) y MTI (del inglés Moving Target

Indicator). Las características de las señales con modulación BPSK permiten el empleo de señales de baja potencia pico, sin embargo, hacen posible buenas características de resolución.

En este trabajo se presentó un diseño que incluye el proceso de generación y compresión de una señal BPSK con el empleo de un FPGA como plataforma para el desarrollo digital, dispositivo que permite la compactación de los sistemas de radares que suelen ser muy voluminosos. Se presenta el diseño del NCO como dispositivo de generación de la señal portadora y cómo se realiza el cálculo de sus parámetros. La generación de la señal en radiofrecuencia se hace posible con la selección de la quinta ventana de Nyquist basado en el carácter cíclico del espectro. Esta misma ventana de Nyquist se emplea para la discretización de la señal recibida y procesamiento.

Fueron presentadas dos propuestas de filtro adaptado basado en la convolución entre la señal de entrada y los coeficientes de la señal de referencia y además fueron expuestas las ecuaciones de diferencias finitas que los representa. Precisamente, la contribución de este trabajo radica en la demostración de dos métodos de síntesis de la convolución para una señal BPSK. Los resultados de cada propuesta fueron comparados en cuanto a la forma de onda de la salida y el empleo de hardware. De estos resultados fueron determinados dos aspectos relevantes:

- La primera propuesta presentada es aconsejable cuando no se requiera la medición con exactitud de la amplitud a la salida de la convolución. Este método permite reducir el número de elementos lógicos para cumplir con la convolución a costas de empeorar la exactitud de la medición de amplitud de salida.
- La segunda propuesta presentada realiza la convolución de manera que la función de autocorrelación obtenida no tenga distorsiones de amplitud respecto a la implementación original, sin embargo, requiere de un gran número de sumadores digitales y como se demostró, es necesario el empleo de un gran número de elementos lógicos programables.

## REFERENCIAS

1. López H.G., Águila E.R., Ferry N.C., Padilla A.G. Diseño de la señal excitadora y del filtro adaptado para un radar de compresión de pulsos. Revista Cubana de Ingeniería. 2013; 4(3): 53-59.

2. Wu J. Advanced Metric Wave Radar. 1 ed. Hefei, China: Springer and National Defense Industry Press; 2015.

3. D'Souza A.V., Ravi D.J. In-Phase an Quadrature-Phase Sinusoidal Signal Generation Using DDS Technique. IETE Journal of Research. 2021; 1(1): 1-8.

4. Kim K.-R., Kim S., Ki C.-H., Kim T.-H., Yang H., Kim J.-H. Development and comparison of DDS Multi-DDS Chirp waveform generator. IEEE. 2019; 1(19): 8606-8609.

5. R Y.S., Kulkarni S., Kumara M. Waveform generation using Direct Digital Synthesis (DDS) Technique. International Research Journal of Engineering and Technology. 2019; 6(11): 2001-2005.

6. Hou Y., Li C., Tang S. An Accurate DDS Method Using Compound Frequency Tuning Word And Its FPGA Implementation. Electronics. 2018; 7(330): 1-14.

7. Tang L., Zhu Y., Fu Q. Fast algorithm for designing periodic/aperiodic sequences with good correlation and stopband properties. EURASIP Journal on Advances in Signal Processing. 2018; 1(57): 1-13.

8. Ly P.Q.C., Sirianunpiboon S., Elton S.D. Passive Detection of BPSK Radar Signals with Unknown Parameters using Multi-Sensor Arrays. 2017 th International Conference on Signal Processing and Communication Systems (ICSPCS). 2017; 4(17): 1-5.

9. Ghaferi H., Pishrow M.M. Optimization of Matched and Mismatched Filters in Short Range Pulse Radars using Genetic Algorithm. International Journal of Image, Graphics and Signal Processing (IJIGSP). 2016; 8(5): 43-51.

10. Mahafza B.R. Radar Systems Analysis and Design Using MATLAB®. 3 ed. Huntsville, Alabama, USA: CRC Press; 2013.

11. Giovanni Galiero G.A., Adirosi D. "Spurious" Analysis of a Wide Bandwidth Undersampled Digitally Heterodyned SFGPR. IEEE. 2011; 11: 1-5.

12. Rathore R.P.S. Reconfigurable digital radar receiver implemented in FPGA using Under-sampling, Direct IQ generation, Multirate filter and Pulse compression. IEEE International Microwave and RF Conference (IMaRC). 2014; 14: 174-177.

13. Metwally I.M., Elbardawiny A.E.R.H., Ahmed F.M., Fahim H.Z. Design and Implementation of Pulse Compression Radar Waveforms Digital Generator and Processor with Real Time Side-lobes Suppression Optimum Filter on FPGA. IEEE. 2020; 1(20): 228-233.

14. Guillén C., Martínez L., Chávez N. FPGA Implementation of a Low Cost and Flexible Pulse Compression System. IEEE LATIN AMERICA TRANSACTIONS. 2017; 15(9): 1608-1612.

15. Maznu S., Pasha I.A., Reddy C. Hybrid-PSK/FH (Bi-Alphabetic) waveform for target Detection in High Resolution, K-Band LPI Radar System. International Journal of Advanced Research in Computer Engineering & Technology. 2018; 13(2): 1265-1273.

16. Mutz D., George K. Costas Loop and FFT based BPSK Demodulation for Pulsed Radar Receivers. 2016 IEEE Aerospace Conference. 2016; 1(16): 1-12.

17. Camilin M.K., Sangeetha K.S., Rajasekar B. FPGA Implementation of ASK, BPSK and QPSK Modulator Using Hardware Co-Simulation. Research Journal of Pharmaceutical, Biological and Chemical Sciences. 2016; 7(4): 194-204.

18. Suganthi K., Abinaya A. Design and Implementation of Numerrically Controlled Oscillator. International Conference on Computer Communication and Information (ICCCI). 2019; 19(1): 1-4.

19. Guo L., Tan F., Zhang P., Zeng H. Decomposing Numerically Controlled Oscillator in Parallel Digital Down Conversion Architecture. Journal of Circuits, Systems and Computers. 2017; 26(9): 1-6.

20. Hosking R.H. Software-Defined Radio Handbook. 12 ed: Pentek, Inc.; 2016.

21. Liu X., Yan X.-X., Wang Z.-K., Deng Q.-X. Design and FPGA Implementation of a Reconfigurable Digital Down Converter for Wideband Applications. Transactions on Very Large Scale Integration (VLSI) systems. 2017; 15(12): 3548-3552.

## **CONFLICTO DE INTERESES**

Ninguno de los autores manifestó la existencia de posibles conflictos de intereses que debieran ser declarados en relación con este artículo.

## **CONTRIBUCIONES DE LOS AUTORES**

**Eciel Acuña Tamayo:** Conceptualización, Software, Metodología, Validación – Verificación, Redacción – Revisión y Edición, Investigación.

Addiel Peña Sierra: Conceptualización, Metodología, Validación - Verificación.

Ricardo J. Castillo Blanco: Conceptualización, Metodología, Investigación, Validación - Verificación.

Ernesto Fagundo Sierra: Conceptualización, Metodología, Software, Validación – Verificación, Redacción – Revisión y Edición.

Juan Carlos Lazo Lezcano: Conceptualización, Metodología, Investigación.

## AUTORES

Eciel Acuña Tamayo, Ing. Radioelectrónico ITM "José Martí", optante al título académico de M.Sc. en Sistemas Digitales en la Universidad Tecnológica de la Habana José Antonio Echeverría, CUJAE, Centro de Investigación y Desarrollo de Electrónica y Mecánica "CID MECATRONICS", La Habana, Cuba. Email: <u>eciel.tamayo@gmail.com</u>, ORCID: 0000-0002-9991-0500.

Addiel Peña Sierra, Ing. Radioelectrónico ITM "José Martí", optante al título académico de M.Sc. Radioelectrónica ITM, Centro de Investigación y Desarrollo de Electrónica y Mecánica "CID MECATRONICS", La Habana, Cuba. Email: <u>apscrrd0402@outlook.com</u>, ORCID: 0000-0001-5460-5951.

**Ricardo J. Castillo Blanco**, Ing. Radioelectrónico ITM "José Martí", optante al título académico de M.Sc. en Radioelectrónica ITM, Centro de Investigación y Desarrollo de Electrónica y Mecánica "CID MECATRONICS", La Habana, Cuba. Email: <u>rikardojcast@gmail.com</u> ORCID: 0000-0001-8373-1623.

**Ernesto Fagundo Sierra**, Ing. Radioelectrónico ITM "José Martí", M.Sc. Radioelectrónica, Centro de Investigación y Desarrollo de Electrónica y Mecánica, "CID MECATRONICS", La Habana, Cuba. Email: <u>ernesto1312@nauta.cu</u>, ORCID: 0000-0002-5027-8612.

**Juan Carlos Lazo Lezcano**, Ing. Radioelectrónico ITM "José Martí", M.Sc. Radioelectrónica, Centro de Investigación y Desarrollo de Electrónica y Mecánica, "CID MECATRONICS", La Habana, Cuba. Email: juanc@nauta.cu, ORCID: 0000-0002-1555-997X.



Esta revista se publica bajo una Licencia Creative Commons Atribución-No Comercial-Sin Derivar 4.0 Internacional