Diseño e implementación de arquitecturas dinámicamente reconfigurables basadas en microprocesador

• Autores: Julio Manuel Faura Enríquez
• Directores de la Tesis: Eduardo I. Boemo Scalvinoni (dir. tes.)
• Lectura: En la Universidad Autónoma de Madrid ( España ) en 2001
• Idioma: español
• Tribunal Calificador de la Tesis: Antonio García Guerra (presid.), Joan Cabestany Moncusí (secret.), Eduardo Sánchez Mejía (voc.), Francisco José Pelayo Valle (voc.), Antonio J. Torralba Silgado (voc.)
• Materias:
  • Ciencias tecnológicas
    • Tecnología de los ordenadores
      • Arquitectura de ordenadores
      • Diseño lógico
    • Tecnología electrónica
      • Diseño de circuitos
• Enlaces
  • Tesis en acceso abierto en: Biblos-e Archivo
• Resumen

  • Esta tesis estudia la metodologia del diseño, implementación fisica y utilización de arquitecturas programables genericas que permitirian en la implementacion rapida y barata de aplicaciones de tipo industrial de señal mixta basadas en microprocesador. Este tipo de arquitecturas, denominadas genericamente FIPSOCs (Fled Programmable System on a Chip), contendrian un substrato programable (un FPGA) para la parte digital del diseño, un conjunto de celula analogicas programables para las tareas de interfaz con señales analogicas, y un microprocesador orientado a operaciones de control y computacion de proposito general, y dispondrian de una metodologia integrada consistente de diseño, programacion y verificacion.

    En particular se estudian no sólo los aspectos arquitecturales de cada uno de estos tres boques por separado sino los relativos a su integraación con el objeto de maximizar la interacción entre ellos, además de los aspectos metodologicos derivados de esta fuerte interaccion. De esta forma se explotan ideas tales como el acceso en tiempo real a las señales del circuito desde posiciones de memoria de datos del microprocesador, lo que permite una co-emulación conjunta hardware-software en tiempo pseudo-real integrada lo cual supone una nueva metodologia de diseño y verificacion, se propone ademas un esquema de memoria de configuración en el que cada bit de programacion estaria precedido de una o varias celulas de memoria buffer accesibles como memoria normal desde el mircroprocesador, lo cual posibilita la reconfiguracion dinamica multicontexto tanto parcial como total sin necesidad de detener el funcionamiento de la parte de circuito reconfigurada, y la reutilizacion de memoria para objetivos adicionales a la configuracion del chip. Este de substrato dinamicamente reconfigurable resulta ideal para explorar tecnicas de hardware virtual que permitirian maximizar la utilizacion del silicio activo en cada momento.

    Finalme