Diseño de controladores dedicados a la lógica difusa

• Autores: Nelson Acosta
• Directores de la Tesis: Javier Garrido Salas (dir. tes.)
• Lectura: En la Universidad Autónoma de Madrid ( España ) en 2006
• Idioma: español
• Tribunal Calificador de la Tesis: Diego Gómez Vela (presid.), Francisco Javier Gómez Arribas (secret.), Eduardo I. Boemo Scalvinoni (voc.), José Luis Castaño Palazón (voc.), Antonio García Ríos (voc.)
• Materias:
  • Ciencias tecnológicas
    • Tecnología de los ordenadores
      • Arquitectura de ordenadores
      • Dispositivos de control
      • Diseño lógico
      • Sistemas en tiempo real
• Enlaces
  • Tesis en acceso abierto en: Biblos-e Archivo
• Resumen

  • Los controladores difusos (FLC) pueden ser materializados en distintas plataformas de acuerdo a las prestaciones que se requiera, por hardware estándar con varios niveles de software, por micocontroladores dedicados o por circuitos de aplicación específica micro-programados. El diseño de aplicaciones en circuitos a medida hace que las tareas de diseño sean muy costosas.

    Con el objetivo de reducir el tiempo de desarrollo de los sistemas de control basados en lógica difusa, se proponen dos arquitecturas y un conjunto de herramientas que asisten al diseñador en la materialización. Se comienza con una descripción de alto nivel que especifica el controlador, y se generan automáticamente ambas arquitecturas, tanto en software como en hardware.

    Las arquitecturas propuestas cubren dos enfoques de implementación. Una arquitectura propone un reducido consumo de recursos, utilizando una única unidad de cálculo con operaciones básicas de ocho bits, donde la aplicación es específica por medio de un microprogramas secuencial. La otra arquitectura utiliza múltiples unidades de cálculo con anchos de palabra adoptados a la aplicación y cuyo motor de inferencias se basa en reglas activas para obtener mejores prestaciones.

    Los FLC software pueden usarse como prototipo para ajustar el diseño o como materialización definitiva. De esta manera, se asiste al diseñador desde la especificación hasta el circuito en VHDL con su correspondiente microprograma. Se presenta un análisis de espacio y velocidades sobre plataformas FPGA.