Procesador FFT, parte II: sección de procesamiento basada en CORDIC

• Autores: Tomás Bautista, Valentín de Armas Sosa, Roberto Sarmiento, Juan Antonio Montiel Nelson, Joanne F. Arguello, Javier Díaz Bruguera, Emilio López Zapata
• Localización: VIII Congreso Diseño de Circuitos Integrados: Málaga, 9 al 11 de noviembre de 1993, 1993, págs. 461-468
• Idioma: español
• Texto completo no disponible (Saber más ...)
• Resumen

  • En este trabajo presentamos la implementación VLSI de la sección de procesamiento, basado en CORDIC de aplicación específica, de un procesador para la evaluación de la Complex Fast Fourier Transform (CFFT) radix 2 y precisión 16 bits. El carácter específico de la arquitectura está basado en el conocimiento a priori de los ángulos que intervienen en todas las etapas de la CFFT. El número de las microrrotaciones del algoritmo CORDIC se ha reducido mediante la utilización de radix mixto (2 y 4). Además de las microrrotaciones CORDIC convencionales, hemos incorporado microrrotaciones adicionales para reducir el factor de escala a la unidad. Las microrrotaciones se han implementado utilizando aritmética redundante (carry save adders). El resultado es una arquitectura segmentada y apropiada para computación de alta velocidad (utilización de aritmética redundante).